


UNIVERSIDAD TECNOLÓGICA NACIONAL
FACULTAD REGIONAL CÓRDOBA

INGENIERÍA ELECTRÓNICA



Técnicas Digitales 1

Actividad Práctica – Ejercicio 5 (Meses
de 31 días)

Implementación en Verilog

DOCENTES : Esp.Ing. Marcelo Casasnovas
Ing Florencia Belén Molla JTP

CÁTEDRA : Técnicas Digitales 1

CURSO : 3R4

ALUMNO : Gonza Elías Noel Imanol 87669

CÓRDOBA, ARGENTINA
2026



Índice

1. Implementación y simulación en ISE Xilinx	3
1.1. Código Verilog del módulo principal	3
1.2. RTL generado	4
1.3. Código Verilog del testbench	4
1.4. Resultado de la simulación	5



Ejercicio 5: Meses de 31 días

Se desea diseñar un circuito lógico que determine si un mes posee 31 días. Para representar los meses se utiliza una entrada binaria de 4 bits:

$$A_3A_2A_1A_0$$

La salida será:

$$T = \begin{cases} 1, & \text{si el mes posee 31 días} \\ 0, & \text{si el mes no posee 31 días} \end{cases}$$

Los meses que poseen 31 días son:

$$1, 3, 5, 7, 8, 10, 12$$

Los valores que no corresponden a ningún mes, es decir del 13 al 15, se toman como condiciones de no importa.

$$13, 14, 15 = X$$

Tabla de verdad

A_3	A_2	A_1	A_0	Mes	T
0	0	0	0	0	X
0	0	0	1	1	1
0	0	1	0	2	0
0	0	1	1	3	1
0	1	0	0	4	0
0	1	0	1	5	1
0	1	1	0	6	0
0	1	1	1	7	1
1	0	0	0	8	1
1	0	0	1	9	0
1	0	1	0	10	1
1	0	1	1	11	0
1	1	0	0	12	1
1	1	0	1	13	X
1	1	1	0	14	X
1	1	1	1	15	X

Cuadro 1: Tabla de verdad para determinar los meses de 31 días.

Mapa de Karnaugh

El mapa de Karnaugh se arma considerando las variables A_3A_2 en las filas y A_1A_0 en las columnas.

		A_1A_0			
		00	01	11	10
A_3A_2	00	X	1	1	0
	01	0	1	1	0
	11	1	X	X	X
	10	1	0	0	1

Simplificación

A partir del mapa de Karnaugh se obtienen los siguientes grupos:

$$T = \overline{A_3}A_0 + A_3\overline{A_0}$$

Esta expresión corresponde a una compuerta XOR entre A_3 y A_0 :

$$T = A_3 \oplus A_0$$

Por lo tanto, la función lógica simplificada queda:

$$T = A_3 \oplus A_0$$

1. Implementación y simulación en ISE Xilinx

A partir de la función lógica simplificada mediante el mapa de Karnaugh:

$$T = A_3 \oplus A_0$$

se realizó la implementación del circuito en lenguaje Verilog utilizando el entorno ISE Xilinx. La salida T indica si el mes ingresado posee 31 días.

1.1. Código Verilog del módulo principal

En la Figura 1 se muestra el código Verilog correspondiente al módulo principal. En este se declaran las entradas A_3 , A_2 , A_1 , A_0 y la salida T . La operación lógica se implementa mediante el operador XOR.

```

20 //////////////////////////////////////////////////
21 module meses_31_diasS (
22     input A3,
23     input A2,
24     input A1,
25     input A0,
26     output T
27 );
28 assign T = A3 ^ A0;
29
30
31 endmodule
32

```

Figura 1: Código Verilog del módulo principal.

1.2. RTL generado

Luego de sintetizar el módulo en ISE Xilinx, se generó el esquema RTL del circuito. En la Figura 2 se observa que la función lógica obtenida se implementa mediante una compuerta XOR, lo cual coincide con la expresión simplificada.




Figura 2: Esquema RTL generado en ISE Xilinx.

1.3. Código Verilog del testbench

Para verificar el funcionamiento del circuito se realizó un archivo de prueba o *testbench*. En este se simulaban los valores binarios correspondientes a los meses del 0 al 12, observando el valor de salida T para cada caso.

```

1 module tb_meses_31_dias;
2
3 reg A3, A2, A1, A0;
4 wire T;
5
6 meses_31_dias uut (
7     .A3(A3),
8     .A2(A2),
9     .A1(A1),
10    .A0(A0),
11    .T(T)
12 );
13 initial begin
14     $display("Mes | A3 A2 A1 A0 | T");
15     $display("-----");
16
17     A3=0; A2=0; A1=0; A0=0; #10; $display(" 0 | %b %b %b %b | %b", A3,A2,A1,A0,T);
18     A3=0; A2=0; A1=0; A0=1; #10; $display(" 1 | %b %b %b %b | %b", A3,A2,A1,A0,T);
19     A3=0; A2=0; A1=1; A0=0; #10; $display(" 2 | %b %b %b %b | %b", A3,A2,A1,A0,T);
20     A3=0; A2=0; A1=1; A0=1; #10; $display(" 3 | %b %b %b %b | %b", A3,A2,A1,A0,T);
21     A3=0; A2=1; A1=0; A0=0; #10; $display(" 4 | %b %b %b %b | %b", A3,A2,A1,A0,T);
22     A3=0; A2=1; A1=0; A0=1; #10; $display(" 5 | %b %b %b %b | %b", A3,A2,A1,A0,T);
23     A3=0; A2=1; A1=1; A0=0; #10; $display(" 6 | %b %b %b %b | %b", A3,A2,A1,A0,T);
24     A3=0; A2=1; A1=1; A0=1; #10; $display(" 7 | %b %b %b %b | %b", A3,A2,A1,A0,T);
25     A3=1; A2=0; A1=0; A0=0; #10; $display(" 8 | %b %b %b %b | %b", A3,A2,A1,A0,T);
26     A3=1; A2=0; A1=0; A0=1; #10; $display(" 9 | %b %b %b %b | %b", A3,A2,A1,A0,T);
27     A3=1; A2=0; A1=1; A0=0; #10; $display("10 | %b %b %b %b | %b", A3,A2,A1,A0,T);
28     A3=1; A2=0; A1=1; A0=1; #10; $display("11 | %b %b %b %b | %b", A3,A2,A1,A0,T);
29     A3=1; A2=1; A1=0; A0=0; #10; $display("12 | %b %b %b %b | %b", A3,A2,A1,A0,T);
30     $stop;
31 end
32
33 endmodule

```

Figura 3: Código Verilog del testbench utilizado para la simulación.

1.4. Resultado de la simulación

En la Figura 4 se muestra el resultado obtenido en la consola de ISim. La salida T toma el valor lógico 1 para los meses que poseen 31 días y el valor lógico 0 para los meses que no poseen 31 días.

```

Console
-----
Mes | A3 A2 A1 A0 | T
-----
Finished circuit initialization process.
0 | 0 0 0 0 | 0
1 | 0 0 0 1 | 1
2 | 0 0 1 0 | 0
3 | 0 0 1 1 | 1
4 | 0 1 0 0 | 0
5 | 0 1 0 1 | 1
6 | 0 1 1 0 | 0
7 | 0 1 1 1 | 1
8 | 1 0 0 0 | 1
9 | 1 0 0 1 | 0
10 | 1 0 1 0 | 1
11 | 1 0 1 1 | 0
12 | 1 1 0 0 | 1
Stopped at time : 130 ns : in File "/home/ise/Meses31dias/tb_meses_31_dias.v" Line 30
ISim> |

```

Figura 4: Resultado de la simulación en la consola de ISim.

Conclusión

Mediante la tabla de verdad y la simplificación por mapa de Karnaugh, se determinó que la salida T depende únicamente de las variables A_3 y A_0 . Por lo tanto, el circuito puede implementarse utilizando una sola compuerta XOR.



Figura 5: Repositorio del informe en GitHub